Detalles del proyecto
Número:PNE-prEN IEC 63550-2
Fuente:UNE
Comité:CTN 209/SC 47
Título del comité:CTN 209/SC 47 Dispositivos de semiconductores
Fecha de inicio de recepción de comentarios:2025-octubre-09
Fecha límite de recepción comentarios:2025-noviembre-08
Sectores:Otros dispositivos semiconductores
Objeto y campo de aplicación del proyecto:Esta parte de la norma IEC 63550-2 especifica los métodos de ensayo para evaluar la linealidad de los dispositivos memristores neuromórficos. Los métodos de ensayo de esta norma internacional incluyen la potenciación a largo plazo (LTP), la reducción a largo plazo (LTD), la resistencia y la retención de LTD/LTP, y la linealidad. Este documento es aplicable a los dispositivos memristores neuromórficos de dos terminales sin ninguna limitación en cuanto a la tecnología y el tamaño de los dispositivos.
Puede realizar comentarios a cualquier apartado de este documento mientras se refiera al citado apartado.
Todos los comentarios serán comprobados antes de hacerlos públicos en la página web. No se valorarán ni modificarán contenidos técnicos, así como tampoco se corregirán errores gramaticales u ortográficos.