Dispositivos semiconductores

Esta parte de la norma IEC 6XXXX especifica los métodos de ensayo para evaluar las características básicas de los dispositivos memristores neuromórficos. Los métodos de ensayo de esta norma internacional incluyen la inicialización, la lectura, la formación, la potenciación y la reducción. Este documento es aplicable a los dispositivos memristores neuromórficos de dos terminales sin ninguna limitación en cuanto a la tecnología y el tamaño de los dispositivos.

Esta parte de la norma IEC 63550-2 especifica los métodos de ensayo para evaluar la linealidad de los dispositivos memristores neuromórficos. Los métodos de ensayo de esta norma internacional incluyen la potenciación a largo plazo (LTP), la reducción a largo plazo (LTD), la resistencia y la retención de LTD/LTP, y la linealidad. Este documento es aplicable a los dispositivos memristores neuromórficos de dos terminales sin ninguna limitación en cuanto a la tecnología y el tamaño de los dispositivos.

Esta parte de la norma IEC 63550-3 especifica los métodos de ensayo para evaluar la plasticidad dependiente de los picos de los dispositivos memristores neuromórficos. Los métodos de ensayo de esta norma internacional incluyen la plasticidad dependiente del tiempo de los picos (STDP), la STDP indirecta, la plasticidad dependiente de la frecuencia de los picos (SRDP) y sus propiedades de retención. Este documento puede aplicarse a los dispositivos memristores neuromórficos sin ninguna limitación en cuanto a la tecnología y el tamaño de los dispositivos.

Esta parte de la norma IEC 63550-4 se centra en la evaluación de las características de asimetría, que desempeñan un papel crucial en el manejo de los memristores de comportamientos de conmutación desequilibrados en operaciones neuromórficas, lo que requiere métodos de caracterización distintos de las evaluaciones de linealidad. Los métodos de ensayo de la asimetría en esta norma internacional incluyen la asimetría, la variación de ciclo a ciclo (𝜎c2c) de la asimetría y la variación de dispositivo a dispositivo (𝜎d2d) de la asimetría. Este documento se aplica a todos los dispositivos memristores neuromórficos de dos terminales, independientemente del mecanismo subyacente.

Esta parte de la norma IEC 63378 especifica un modelo de resistencia térmica y capacitancia para paquetes de semiconductores. Este modelo se denomina modelo de resistencia térmica y capacitancia de la hoja de datos (DSRC). El modelo DSRC se caracteriza específicamente por las hojas de datos proporcionadas por los fabricantes de semiconductores y basadas en rendimientos reales. Este modelo está diseñado para predecir temperaturas transitorias en una unión y otros puntos específicos mencionados en las hojas de datos. Este documento se aplica a los paquetes de semiconductores compatibles con la norma IEC 63378-6.